مجاور]۱۹[………………………………………………………………………………………………………………۱۷
شکل ۱-۱۱: الگوهای متفاوت از خطاهای دوتائی در حافظه]۱۹[……………………………………………………………………………………………………..۱۷
شکل ۱-۱۲: نرخ خطای دوتائی برای الگوهای مختلف]۱۹[………………………………………………………………………………………………………………۱۸
شکل۲-۱: استفاده از TMR در حافظه ها…………………………………………………………………………………………………………………………………………..۲۲
شکل ۲-۲: گیتهای AND با احتمال یک بودن هر ورودی]۲۲[………………………………………………………………………………………………………..۲۳
شکل ۲-۳: اجرای روش TMR انتخابی]۲۲[………………………………………………………………………………………………………………………………………۲۴
شکل ۲-۴: اجرای QFDR در مدارهای ترکیبی]۲۴[…………………………………………………………………………………………………………………………..۲۶
شکل ۲-۵: اعمال QFDR در FPGA ]24[………………………………………………………………………………………………………………………………………..27
شکل ۲-۶: اعمال کد همینگ توسعه یافته در سطح FPGA ]27[…………………………………………………………………………………………………….31
شکل ۲-۷: اعمال کد همینگ توسعه یافته در سطح CLB ]27[………………………………………………………………………………………………………32
شکل ۲-۸: اعمال کد همینگ توسعه یافته در سطح LUT ]27[………………………………………………………………………………………………………32
شکل۲-۹: ساختار کد همینگ استفاده شده برای هر جعبه ی سویچ……………………………………………………………………………………………….۳۴
شکل ۲-۱۰: ساختار کد همینگ استفاده شده برای هر ماژول سویچ]۲۸[……………………………………………………………………………………….۳۵
شکل ۲-۱۱: چگونگی اعمال میانگذاری در سلولهای حافظه]۱۹[……………………………………………………………………………………………………..۳۶
شکل۲-۱۲: مقایسه نتایج به دست آمده از میان گذاری]۱۹[……………………………………………………………………………………………………………………۳۷
شکل۲-۱۳: ماتریس H به دست آمده برای کد (۲۲،۱۶)]۳۰[………………………………………………………………………………………………………….۳۹
شکل ۲-۱۴: ماتریس H به دست آمده برای کد (۳۲،۳۹)]۳۰[…………………………………………………………………………………………………………۳۹
شکل ۲-۱۵: ماتریس H به دست آمده برای کد (۶۴،۷۲)]۳۰[…………………………………………………………………………………………………………۳۹
شکل ۲-۱۶: پروسه جایابی بیت انتخابی]۲۹[…………………………………………………………………………………………………………………………………….۴۲
شکل۳-۱: جایابی بیت پیشنهادی برای افزایش تشخیص خطا در همینگ (۲۴،۲۹)……………………………………………………………………….۴۹
شکل ۳-۱: فلوچارت مربوط به الگوریتم ژنتیک استفاده شده……………………………………………………………………………………………………………۵۶
شکل۳-۲:مقدار تابع برازندگی در هر نسل برای کد همینگ (۶ ،۱۰)………………………………………………………………………………..۵۷
شکل۳-۳:مقدار تابع برازندگی در هر نسل برای کد همینگ (۱۶،۲۱)………………………………………………………………………………..۶۱
شکل۳-۴:مقدار تابع برازندگی در هر نسل برای کد همینگ (۱۶،۲۲)………………………………………………………………………………..۶۱
شکل۳-۵:مقدار تابع برازندگی در هر نسل برای کد همینگ (۳۲،۳۸)………………………………………………………………………………..۶۲
شکل۳-۶:مقدارتابع برازندگی در هر نسل برای کد همینگ (۳۲،۳۹)…………………………………………………………………………………۶۲
شکل۳ – ۷: مقدار تابع برازندگی در هر نسل برای کد همینگ (۶ ,۱۰) با رویکرد کاهش سخت افزار………………………………۶۴
شکل۳ – ۸: مقدار تابع برازندگی در هر نسل برای کد همینگ (۱۶ ,۲۱) با رویکرد کاهش سخت افزار…………………………….۶۶
شکل۳ – ۹: مقدار تابع برازندگی در هر نسل برای کد همینگ (۱۶ ,۲۱) با رویکرد افزایش کارآیی………………………………….۶۷
شکل۳ – ۸: مقدار تابع برازندگی در هر نسل برای کد همینگ (۱۶ ,۲۲) با رویکرد کاهش سخت افزار…………………………….۶۷
شکل۳ – ۱۱: مقدار تابع برازندگی در هر نسل برای کد همینگ (۱۶ ,۲۲) با رویکرد افزایش کارآیی……………………………….۶۸
شکل۳ – ۱۲: مقدار تابع برازندگی در هر نسل برای کد همینگ (۳۲ ,۳۸) با رویکرد کاهش سخت افزار………………………….۶۸
شکل۳ – ۱۲: مقدار تابع برازندگی در هر نسل برای کد همینگ (۳۲ ,۳۹) با رویکرد کاهش سخت افزار………………………….۶۹
فهرست جدولها
جدول ۱-۱: خلاصه ای از اثرات مخرب TID در قطعات الکترونیکی ]۱۰[………………………………………………………………………………………………..۸
جدول ۱-۲: خلاصه ای از اثرات SEE های غیرمخرب بر روی قطعات الکترونیکی]۱۰[……………………………………………………………………۱۰
جدول ۱- ۳: خلاصه ای از اثرات SEE های مخرب بر روی قطعات الکترونیکی]۱۰[……………………………………………………………………….۱۱
جدول ۱-۴: توصیف ساختار داخلی خانواده های مدل Virtex 4 ]16[……………………………………………………………………………………………..13
جدول ۱-۵: پارامترهای منحنی Weibull برای یونهای سنگین]۱۶[………………………………………………………………………………………………..۱۴
جدول ۱-۶: پارامترهای منحنی weibull برای تست با پروتونها]۱۶[………………………………………………………………………………………………..۱۵
جدول ۱-۷: نرخ SEU به ازای مدارهای مختلف]۱۶[…………………………………………………………………………………………………………………………۱۶
جدول ۲-۱: روابط احتمال انتشار خطا در گیتهای منطقی]۲۲[……………………………………………………………………………………………………….۲۳
جدول ۲-۲: نتایج حاصل از TMR انتخابی]۲۲[…………………………………………………………………………………………………………………………………۲۵
جدول ۲-۳: مقایسه TMR و QFDR از نظر مساحت] ۲۴[………………………………………………………………………………………………………………..۲۸
جدول ۲-۴: مقایسه TMR و QFDR از نظر کارآیی] ۲۴[………………………………………………………………………………………………………………….۲۸
جدول ۲-۵: مقادیر ممکن برای پارامترهای کد همینگ……………………………………………………………………………………………………………………۲۹
جدول ۲-۶: الگوریتم تولید کد همینگ………………………………………………………………………………………………………………………………………………۲۹
جدول ۲-۷: مقایسه روش ارائه شده در مرجع ]۲۷[ با روش های دیگر]۲۷[……………………………………………………………………………………….۳۳
جدول ۲-۸: مقایسه نتایج به دست آمده برای اعمال کد همینگ در ماژول سویچ]۲۸[…………………………………………………………………..۳۶
جدول ۲-۹: مقایسه کدهای ارائه شده در مرجع ]۳۰[ با کدهای دیگر……………………………………………………………………………………………..۴۰
جدول ۲-۱۰: نتیجه اعمال جایابی بیت بر روی کد همینگ(۱۲،۸)]۲۹[………………………………………………………………………………………….۴۲
جدول ۲-۱۱: جایابی بیتهای پیشنهادی در مرجع ]۲۹[……………………………………………………………………………………………………………………۴۳
جدول ۲-۱۲: نتایج به دست آمده از اعمال پروسه جایابی بیت]۲۹[…………………………………………………………………………………………………۴۳
جدول ۲-۱۳: مقدار کران بالا و تعداد ترکیب خطاها برای کدهای مختلف ]۲۹[…………………………………………………………………………….۴۴
جدول ۳-۱: جایابی بیت پیشنهادی برای افزایش تشخیص خطا در همینگ (۶,۱۰)………………………………………………………………………….۴۷
جدول ۳-۲: مقایسه جایابی بیت پیشنهادی برای افزایش تشخیص خطا در جعبه سویچ با مرجع ]۲۸[………………………………..۴۸
جدول۳-۳: مقایسه جایابی بیت پیشنهادی برای افزایش تشخیص خطا در کد همینگ (۲۴ ، ۲۹) با مرجع]۲۸[…………………..۵۰
کاهش نرخSEU برای FPGA های مبتنی بر SRAM در کاربرد های فضایی